三星HBM4E研發過半，2027年劍指3.25TB/s帶寬
隨著人工智能大模型對算力需求呈指數級增長，高帶寬內存（HBM）已成為AI加速器性能的關鍵瓶頸。
據韓國媒體TheElec報道，三星電子在HBM技術競賽中邁出關鍵一步——其第七代產品HBM4E的研發已正式進入基礎芯片（base die）的后端設計階段，標志著整體開發進程過半，量產目標鎖定2027年。
據悉，HBM4E的基礎芯片目前已完成寄存器傳輸級（RTL）邏輯設計，正進行物理電路的布局與布線（即后端設計）。這一階段通常占芯片設計總周期的60%至70%，完成后將進入流片（tape-out）準備，由代工廠啟動試產。
作為HBM模塊的“控制中樞”，基礎芯片不僅負責管理數據讀寫速度，還承擔對上方堆疊DRAM的錯誤校正（ECC），直接決定整顆HBM的性能、穩定性與能效。
根據此前的信息，三星為HBM4E設定了技術指標：總帶寬目標高達3.25 TB/s，較當前主流的HBM3E提升約2.5倍；每針腳數據速率突破13 Gbps；同時維持2,048個I/O接口以確保兼容性。同時，其能效目標是HBM3E的兩倍以上。這對功耗敏感的數據中心和AI訓練集群至關重要。
為加速商業化進程，三星已向供應鏈發出明確信號：要求供應商在2026年3月前提交配套材料與設備供應計劃。公司內部更制定了覆蓋HBM4、HBM4E到HBM5（預計2029年推出）的完整路線圖，并同步運營兩個研發團隊——一個專注標準品，另一個專攻定制方案，形成“雙軌并行”策略。
TheElec稱，三星計劃在其自有的4納米FinFET工藝節點上制造HBM4E的基礎芯片，并由存儲器接口專家林大賢（Daihyun Lim）領銜I/O設計。林大賢曾任職IBM與GlobalFoundries，2023年加入三星，其經驗被視為攻克高速信號完整性難題的關鍵。
值得一提的是，HBM4E及未來的HBM5將告別“通用芯片”時代，全面轉向深度定制化。三星已組建專門的“客戶HBM團隊”，為英偉達、谷歌、Meta等頭部AI公司量身打造內存方案。該團隊近期擴招250人，凸顯了客戶需求的復雜性與緊迫性。
在全球AI軍備競賽中，內存已成為繼先進制程之后的第二戰場。三星HBM4E若如期于2027年量產，不僅將鞏固其在高端存儲市場的領導地位，更可能成為定義下一代AI基礎設施的關鍵一環。
