三星重構HBM4E供電架構，缺陷率驟降97%
據韓媒最新報道，針對行業普遍關注的能效瓶頸問題，三星通過對其HBM4E產品的電源分配網絡（PDN）進行徹底的結構性改造，成功將金屬電路缺陷率降低了97%，IR壓降減少了41%。
長期以來，HBM行業的競爭焦點主要集中在傳輸速度和堆棧層數上。然而，隨著人工智能模型對算力需求的指數級增長，能效比正逐漸成為制約性能釋放的關鍵因素。三星指出，隨著技術節點從HBM4向HBM4E演進，芯片內部的功率凸點數量從13,682個激增至14,457個。在有限的空間內塞入更多、更細密的布線，直接導致電流密度飆升和電阻增加，進而引發嚴重的IR壓降（電壓衰減）。
圖源：三星半導體官網
這種壓降不僅會導致芯片發熱，而熱量又會進一步推高電阻，形成惡性循環，最終可能引發電路故障或迫使芯片降頻運行。因此，設計高效、合理的電源分配網絡已成為高密度HBM制造中最為棘手的挑戰之一。
面對這一難題，三星對HBM4E的供電架構進行了重構。根據報道，傳統HBM設計中，基芯片的電源網絡高度集中在靠近中介層的蜂窩狀MET4模塊中，而上層布線在輸送電力時逐漸變窄。這種“寬進窄出”的結構如同高速公路匯入鄉間小道，極易造成“交通擁堵”，形成供電瓶頸。
為此，三星引入了創新的PDN分段技術。公司將龐大的MET4電源模塊拆解為四個獨立的小型單元，并對上層網絡進行精細化分段。這一舉措使得電力傳輸路徑更加直接、高效，大幅減少了不必要的繞路。
數據表明，采用新架構后，HBM4E的金屬電路缺陷率較前代產品驚人地下降了97%，IR壓降降低了41%。更低的壓降意味著更寬的電壓裕度，這將直接轉化為更高的運行速度和更強的系統穩定性，為AI芯片的持續高性能輸出提供了堅實保障。
報道還提到，盡管供電網絡的優化帶來了顯著成效，但面對AI半導體日益嚴峻的散熱挑戰，傳統的物理堆疊模式可能終將觸及天花板。三星正在積極探索“解耦”概念，即通過光子互連技術，將HBM內存與GPU處理器在物理空間上分離開來。
與目前廣泛使用的銅線互連不同，光子互連利用光信號傳輸數據，理論速度可達太比特每秒（Tbps），是現有銅線速度的約1000倍。
這意味著，即使HBM與GPU之間的距離拉大到5厘米以上，數據傳輸依然能保持超低延遲和高帶寬。這種物理分離將徹底改變現有的封裝形態，極大地緩解核心區域的散熱壓力，為下一代AI超級計算機的架構設計開辟全新路徑。
